文献
J-GLOBAL ID:200902145487259519
整理番号:00A0494797
広帯域動作と低ジッタ特性用としてレプリカ遅延線を用いた全アナログ多相遅延同期ループ回路
An All-Analog Multiphase Delay-Locked Loop Using a Replica Delay Line for Wide-Range Operation and Low-Jitter Performance.
著者 (5件):
MOON Y
(Seoul National Univ., Seoul, KOR)
,
CHOI J
(Seoul National Univ., Seoul, KOR)
,
LEE K
(Seoul National Univ., Seoul, KOR)
,
JEONG D-K
(Seoul National Univ., Seoul, KOR)
,
KIM M-K
(Silicon Image, Inc., CA, USA)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
35
号:
3
ページ:
377-384
発行年:
2000年03月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)