文献
J-GLOBAL ID:200902148373953295
整理番号:97A0632186
ソース結合VCOと動的PFDを持った低電力622MHz CMOS位相同期ループ
A Low Power 622 MHz CMOS Phase-Locked Loop with Source Coupled VCO and Dynamic PFD.
著者 (4件):
YOSHIZAWA H
(Kyushu UNiv., Fukuoka-shi, JPN)
,
TANIGUCHI K
(Kyushu UNiv., Fukuoka-shi, JPN)
,
SHIRAHAMA H
(Kyushu UNiv., Fukuoka-shi, JPN)
,
NAKASHI K
(Kyushu UNiv., Fukuoka-shi, JPN)
資料名:
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻:
E80-A
号:
6
ページ:
1015-1020
発行年:
1997年06月
JST資料番号:
F0699C
ISSN:
0916-8508
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)