文献
J-GLOBAL ID:200902156391981665
整理番号:93A0439175
超高速スタティックRAM用冗長技術
Redundancy Technique for Ultra-High-Speed Static RAMs.
著者 (9件):
NAMBU H
(Hitachi, Ltd., Kokubunji-shi, JPN)
,
KANETANI K
(Hitachi, Ltd., Kokubunji-shi, JPN)
,
IDEI Y
(Hitachi, Ltd., Kokubunji-shi, JPN)
,
YAMAGUCHI K
(Hitachi, Ltd., Oume-shi, JPN)
,
HIRAMOTO T
(Hitachi, Ltd., Oume-shi, JPN)
,
TAMBA N
(Hitachi, Ltd., Oume-shi, JPN)
,
WATANABE K
(Hitachi, Ltd., Oume-shi, JPN)
,
SAKURAI Y
(Hitachi Device Engineering Ltd., Mobara-shi, JPN)
,
HOMMA N
(Hosei Univ., Koganei-shi, JPN)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E76-C
号:
4
ページ:
641-648
発行年:
1993年04月
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)