文献
J-GLOBAL ID:200902156820476664
整理番号:00A0659343
多重制御フロー実行のためのアーキテクチャ支援を備えた1GIPS,1W,単一チップ,密結合4-ウエイ,マルチプロセッサ
A 1GIPS 1W Single-Chip Tightly-Coupled Four-Way Multiprocessor with Architecture Support for Multiple Control Flow Execution.
著者 (9件):
NISHI N
(NEC Corp., Kanagawa, JPN)
,
OHSAWA T
(NEC Corp., Kanagawa, JPN)
,
ITO Y
(NEC Corp., Kanagawa, JPN)
,
MIZUNO M
(NEC Corp., Kanagawa, JPN)
,
INOUE H
(NEC Corp., Kanagawa, JPN)
,
HIROTA Y
(NEC Corp., Kanagawa, JPN)
,
IKEDA M
(NEC Corp., Kanagawa, JPN)
,
MOTOMURA M
(NEC Corp., Kanagawa, JPN)
,
FUKUMA M
(NEC Corp., Kanagawa, JPN)
資料名:
Digest of Technical Papers. IEEE International Solid-State Circuits Conference
(Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻:
43
ページ:
418-419,475
発行年:
2000年02月
JST資料番号:
D0753A
ISSN:
0193-6530
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)