文献
J-GLOBAL ID:200902158575142316
整理番号:95A0451301
電子回路シミュレーションの階層的並列処理手法
A Hierarchical Parallel Processing Scheme of Circuit Simulation.
著者 (5件):
前川仁孝
(早稲田大 理工)
,
高井峰生
(早稲田大 理工)
,
伊藤泰樹
(早稲田大 理工)
,
西川健
(早稲田大 理工)
,
笠原博徳
(早稲田大 理工)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
95
号:
25(ICD95 11-22)
ページ:
87-94
発行年:
1995年04月28日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)