文献
J-GLOBAL ID:200902162145008796
整理番号:94A0074714
Biased voting: A method for simulating CMOS bridging faults in the presence of variable gate logic thresholds.
著者 (2件):
MAXWELL P C
(Hewlett-Packard Co., CA)
,
AITKEN R C
(Hewlett-Packard Co., CA)
資料名:
Proceedings. International Test Conference
(Proceedings. International Test Conference)
巻:
1993
ページ:
63-72
発行年:
1993年
JST資料番号:
E0211B
ISSN:
1089-3539
資料種別:
会議録 (C)
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)