文献
J-GLOBAL ID:200902162691121080
整理番号:93A0344216
冗長2進表現を用いた高速MOS乗除算器とそのマイクロプロセッサへの導入
Special Issue on Multiple-Valued Integrated Circuits. High Speed MOS Multiplier and Divider Using Redundant Binary Representation and Their Implementation in a Microprocessor.
著者 (3件):
KUNINOBU S
(Matsushita Electric Industrial Co., Ltd., Moriguchi-shi, JPN)
,
NISHIYAMA T
(Matsushita Electric Industrial Co., Ltd., Moriguchi-shi, JPN)
,
TANIGUCHI T
(Matsushita Electric Industrial Co., Ltd., Moriguchi-shi, JPN)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E76-C
号:
3
ページ:
436-445
発行年:
1993年03月
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)