文献
J-GLOBAL ID:200902163726600722
整理番号:96A0963792
A Novel Booster Plate Technology in High Density NAND Flash Memories for Voltage Scaling-Down and Zero Program Disturbance.
著者 (8件):
CHOI J D
(Samsung Electronics Co., LTD., Kyungki-Do, KOR)
,
KIM D J
(Samsung Electronics Co., LTD., Kyungki-Do, KOR)
,
JANG D S
(Samsung Electronics Co., LTD., Kyungki-Do, KOR)
,
KIM J
(Samsung Electronics Co., LTD., Kyungki-Do, KOR)
,
KIM H S
(Samsung Electronics Co., LTD., Kyungki-Do, KOR)
,
SHIN W C
(Samsung Electronics Co., LTD., Kyungki-Do, KOR)
,
AHN S T
(Samsung Electronics Co., LTD., Kyungki-Do, KOR)
,
KWON O H
(Samsung Electronics Co., LTD., Kyungki-Do, KOR)
資料名:
Digest of Technical Papers. Symposium on VLSI Technology
(Digest of Technical Papers. Symposium on VLSI Technology)
巻:
1996
ページ:
238-239
発行年:
1996年
JST資料番号:
A0035B
ISSN:
0743-1562
資料種別:
会議録 (C)
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)