文献
J-GLOBAL ID:200902165602687466
整理番号:94A0702074
マクロブロックレベルパイプラインとSIMD型ベクトルパイプラインアーキテクチャをもったMPEG2・CODEC用の画像DSP
A Video DSP with a Macroblock-Level-Pipeline and a SIMD Type Vector-Pipeline Architecture for MPEG2 CODEC.
著者 (9件):
TOYOKURA M
(Matsushita Electric Co., Ltd., Osaka, JPN)
,
SAISHI M
(Matsushita Electric Co., Ltd., Osaka, JPN)
,
KUROHMARU S
(Matsushita Electric Co., Ltd., Osaka, JPN)
,
YAMAUCHI K
(Matsushita Electric Co., Ltd., Osaka, JPN)
,
IMANISHI H
(Matsushita Electric Co., Ltd., Osaka, JPN)
,
OUGI T
(Matsushita Electric Co., Ltd., Osaka, JPN)
,
WATABE A
(Matsushita Electric Co., Ltd., Osaka, JPN)
,
MATSUMOTO Y
(Matsushita Electric Co., Ltd., Osaka, JPN)
,
WILSON B
(Matsushita Electric Co., Ltd., Osaka, JPN)
資料名:
Digest of Technical Papers. IEEE International Solid-State Circuits Conference
(Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻:
37
ページ:
74-75,314
発行年:
1994年02月
JST資料番号:
D0753A
ISSN:
0193-6530
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)