文献
J-GLOBAL ID:200902166161373440
整理番号:02A0633908
ゲート,ソース・ドレイン,およびエクステンションのための注入・アニールをデカップリングするゲートポストドーピング 0.1μm CMOS技術のためのポリシリコンゲート活性化の最大化
Gate Postdoping to Decouple Implant/Anneal for Gate, Source/Drain, and Extension: Maximizing Polysilicon Gate Activation for 0.1μm CMOS Technologies.
著者 (9件):
PARK H
(IBM Microelectronics Semiconductor Res. and Dev. Center, NY)
,
SCHEPIS D
(IBM Microelectronics Semiconductor Res. and Dev. Center, NY)
,
MOCUTA A C
(IBM Microelectronics Semiconductor Res. and Dev. Center, NY)
,
KHARE M
(IBM Microelectronics Semiconductor Res. and Dev. Center, NY)
,
AJMERA A
(IBM Microelectronics Semiconductor Res. and Dev. Center, NY)
,
SLEIGHT J
(IBM Microelectronics Semiconductor Res. and Dev. Center, NY)
,
O’NEIL P
(IBM Microelectronics Semiconductor Res. and Dev. Center, NY)
,
MACIEJEWSKI E
(IBM Microelectronics Semiconductor Res. and Dev. Center, NY)
,
LAVOIE C
(IBM, NY)
資料名:
Digest of Technical Papers. Symposium on VLSI Technology
(Digest of Technical Papers. Symposium on VLSI Technology)
巻:
2002
ページ:
134-135
発行年:
2002年
JST資料番号:
A0035B
ISSN:
0743-1562
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)