文献
J-GLOBAL ID:200902167197939706
整理番号:94A0018258
VLSIの静電放電損傷防護回路の双方向ラッチアップトリガー挙動
The Behavior of Bilateral Latch-Up Triggering in VLSI Electro Static Discharge Damage Protection Circuits.
著者 (5件):
HUANG H-S
(United Microelectronics Corp., Hsin-Chu, TWN)
,
CHANG C-Y
(United Microelectronics Corp., Hsin-Chu, TWN)
,
HSU C-C
(United Microelectronics Corp., Hsin-Chu, TWN)
,
CHEN K-L
(National Chiao-Tung Univ., Hsin-Chu, TWN)
,
LIN J-K
(National Chiao-Tung Univ., Hsin-Chu, TWN)
資料名:
Japanese Journal of Applied Physics. Part 1. Regular Papers, Short Notes & Review Papers
(Japanese Journal of Applied Physics. Part 1. Regular Papers, Short Notes & Review Papers)
巻:
32
号:
11A
ページ:
4928-4933
発行年:
1993年11月
JST資料番号:
G0520B
ISSN:
0021-4922
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)