文献
J-GLOBAL ID:200902167210034564
整理番号:01A0700095
強誘電体ゲートFETメモリのための金属-強誘電体-絶縁体-半導体構造の記憶状態の保持時間の解析と改善
Analysis and Improvement of Retention Time of Memorized State of Metal-Ferroelectric-Insulator-Semiconductor Structure for Ferroelectric Gate FET Memory.
著者 (6件):
TAKAHASHI M
(Osaka Univ., Osaka, JPN)
,
SUGIYAMA H
(Osaka Univ., Osaka, JPN)
,
NAKAISO T
(Osaka Univ., Osaka, JPN)
,
KODAMA K
(Osaka Univ., Osaka, JPN)
,
NODA M
(Osaka Univ., Osaka, JPN)
,
OKUYAMA M
(Osaka Univ., Osaka, JPN)
資料名:
Japanese Journal of Applied Physics. Part 1. Regular Papers, Short Notes & Review Papers
(Japanese Journal of Applied Physics. Part 1. Regular Papers, Short Notes & Review Papers)
巻:
40
号:
4B
ページ:
2923-2927
発行年:
2001年04月30日
JST資料番号:
G0520B
ISSN:
0021-4922
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)