文献
J-GLOBAL ID:200902168751504500
整理番号:93A0745033
回路最適化のためのマクロモデリングBICMOSゲート
Macromodeling BiCMOS gates for circuit optimization.
著者 (3件):
CHEN D-P
(AT&T-Bell Lab., New Jersey, USA)
,
ZUKOWSKI C
(Columbia Univ., New York, USA)
,
BANU M
(AT&T-Bell Lab., New Jersey, USA)
資料名:
Proceedings of the IEEE Custom Integrated Circuits Conference
(Proceedings of the IEEE Custom Integrated Circuits Conference)
巻:
1993
ページ:
8.1.1-8.1.4
発行年:
1993年
JST資料番号:
H0843A
ISSN:
0886-5930
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)