文献
J-GLOBAL ID:200902168855841452
整理番号:00A0892977
TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
Cu/poly-Si Damascene Gate Structured MOSFET with Ta and TaN Stacked Barrier.
著者 (9件):
松木武雄
(NEC)
,
岸本光司
(NEC)
,
伊藤信和
(NEC)
,
藤井邦宏
(NEC)
,
吉田和由
(NEC)
,
大音光市
(NEC)
,
山崎進也
(NEC)
,
新村俊樹
(NEC)
,
笠井直記
(NEC)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
100
号:
266(ED2000 124-138)
ページ:
93-98
発行年:
2000年08月25日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)