文献
J-GLOBAL ID:200902170363858850
整理番号:99A0693891
レジスタバンクを用いる高速コンテクスト・スイッチング法の有効性
VLSI Design and CAD Algorithms. Effectiveness of a High Speed Context Switching Method Using Register Bank.
著者 (4件):
ITO J
(Osaka Univ., Toyonaka-shi, JPN)
,
NAKANO T
(Toyota National Coll. Technol., Toyota-shi, JPN)
,
TAKEUCHI Y
(Osaka Univ., Toyonaka-shi, JPN)
,
IMAI M
(Osaka Univ., Toyonaka-shi, JPN)
資料名:
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻:
E81-A
号:
12
ページ:
2661-2667
発行年:
1998年12月
JST資料番号:
F0699C
ISSN:
0916-8508
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)