文献
J-GLOBAL ID:200902170407602514
整理番号:01A0862315
積層サラウンディングゲートトランジスタ(S-SGT)DRAMにおける2.4F2メモリセル技術
2.4F2 Memory Cell Technology with Stacked-Surrounding Gate Transistor(S-SGT) DRAM.
著者 (4件):
ENDOH T
(Tohoku Univ., Sendai, JPN)
,
SUZUKI M
(Tohoku Univ., Sendai, JPN)
,
SAKURABA H
(Tohoku Univ., Sendai, JPN)
,
MASUOKA F
(Tohoku Univ., Sendai, JPN)
資料名:
IEEE Transactions on Electron Devices
(IEEE Transactions on Electron Devices)
巻:
48
号:
8
ページ:
1599-1603
発行年:
2001年08月
JST資料番号:
C0222A
ISSN:
0018-9383
CODEN:
IETDAI
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)