文献
J-GLOBAL ID:200902170540130790
整理番号:00A0867966
低電力ディジタル回路用の二重しきい値電圧技術
Dual-Threshold Voltage Techniques for Low-Power Digital Circuits.
著者 (2件):
KAO J T
(Massachusetts Inst. Technol., MA, USA)
,
CHANDRAKASAN A P
(Massachusetts Inst. Technol., MA, USA)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
35
号:
7
ページ:
1009-1018
発行年:
2000年07月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)