文献
J-GLOBAL ID:200902172310781999
整理番号:00A0157243
ダブルグローバル ビットラインペアを用いた2nsアクセス,285MHz,2ポート キャッシュマクロ
A 2-ns-Access, 285-MHz, Two-Port Cache Macro Using Double Global Bit-Line Pairs.
著者 (5件):
OSADA K
(Hitachi, Ltd., Kokubunji-shi, JPN)
,
HIGUCHI H
(Hitachi, Ltd., Kokubunji-shi, JPN)
,
ISHIBASHI K
(Hitachi, Ltd., Kokubunji-shi, JPN)
,
HASHIMOTO N
(Hitachi Ltd., Kodaira-shi, JPN)
,
SHIOZAWA K
(Hitachi Ltd., Kodaira-shi, JPN)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E83-C
号:
1
ページ:
109-114
発行年:
2000年01月25日
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)