文献
J-GLOBAL ID:200902178278494344
整理番号:97A0697849
ボディバイアス制御SOIパスゲート論理を用いた0.5V200MHz1段32bALU
A 0.5V 200MHz 1-Stage 32b ALU using a Body Bias Controlled SOI Pass-Gate Logic.
著者 (9件):
FUSE T
(Toshiba Corp., Kawasaki, JPN)
,
OOWAKI Y
(Toshiba Corp., Kawasaki, JPN)
,
YAMADA T
(Toshiba Corp., Kawasaki, JPN)
,
KAMOSHIDA M
(Toshiba Corp., Kawasaki, JPN)
,
OHTA M
(Toshiba Corp., Kawasaki, JPN)
,
SHINO T
(Toshiba Corp., Kawasaki, JPN)
,
KAWANAKA S
(Toshiba Corp., Kawasaki, JPN)
,
YOSHIOKA S
(Toshiba Corp., Kawasaki, JPN)
,
MANABE S
(Toshiba Corp., Kawasaki, JPN)
資料名:
Digest of Technical Papers. IEEE International Solid-State Circuits Conference
(Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻:
40
ページ:
286-287,472
発行年:
1997年02月
JST資料番号:
D0753A
ISSN:
0193-6530
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)