文献
J-GLOBAL ID:200902182754455830
整理番号:00A0897618
相補的位相混合を用いるCMOS 50%デューティサイクル・リピータ
A CMOS 50% Duty Cycle Repeater Using Complementary Phase Blending.
著者 (5件):
NAKAMURA K
(NEC Corp., Kanagawa, JPN)
,
FUKAISHI M
(NEC Corp., Kanagawa, JPN)
,
HIROTA Y
(NEC Corp., Kanagawa, JPN)
,
NAKAZAWA Y
(NEC Corp., Kanagawa, JPN)
,
YOTSUYANAGI M
(NEC Corp., Kanagawa, JPN)
資料名:
Digest of Technical Papers. Symposium on VLSI Circuits
(Digest of Technical Papers. Symposium on VLSI Circuits)
巻:
2000
ページ:
48-49
発行年:
2000年
JST資料番号:
W0767A
ISSN:
2158-5601
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)