文献
J-GLOBAL ID:200902183520318339
整理番号:93A0540204
VLSIレイアウト設計におけるグリーディールータの3次元モデルへの拡張
Extension of Greedy Channel Router to 3D Model in VLSI Layout Design.
著者 (1件):
大村道郎
(広島工大 工)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
93
号:
33(CAS93 1-13)
ページ:
49-56
発行年:
1993年05月20日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)