文献
J-GLOBAL ID:200902184294212740
整理番号:94A0143233
高速DACのための整定時間低減法
Settling time reduction technique for high speed DACs.
著者 (3件):
KIM O
(Seoul National Univ., Seoul, KOR)
,
KIM G
(Seoul National Univ., Seoul, KOR)
,
KIM W
(Seoul National Univ., Seoul, KOR)
資料名:
Electronics Letters
(Electronics Letters)
巻:
29
号:
25
ページ:
2191-2192
発行年:
1993年12月09日
JST資料番号:
A0887A
ISSN:
0013-5194
CODEN:
ELLEAK
資料種別:
逐次刊行物 (A)
記事区分:
短報
発行国:
イギリス (GBR)
言語:
英語 (EN)