文献
J-GLOBAL ID:200902185638000867
整理番号:93A0716274
Bridge Fault Simulation Strategies for CMOS Integrated Circuits.
著者 (2件):
CHESS B
(Univ. California, Santa Cruz)
,
LARRABEE T
(Univ. California, Santa Cruz)
資料名:
Proceedings of the Design Automation Conference
(Proceedings of the Design Automation Conference)
巻:
30th
ページ:
458-462
発行年:
1993年
JST資料番号:
D0553A
ISSN:
0738-100X
資料種別:
会議録 (C)
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)