文献
J-GLOBAL ID:200902190949669012
整理番号:01A0398469
低電圧,低電力CMOS全加算器
Low-voltage low-power CMOS full adder.
著者 (1件):
RADHAKRISHNAN D
(Nanyang Technological Univ., SGP)
資料名:
IEE Proceedings. Circuits, Devices & Systems
(IEE Proceedings. Circuits, Devices & Systems)
巻:
148
号:
1
ページ:
19-24
発行年:
2001年02月
JST資料番号:
A0160B
ISSN:
1350-2409
CODEN:
ICDSE7
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)