文献
J-GLOBAL ID:200902192088255338
整理番号:98A0737200
組み込み2パターン試験に対するTPG回路のセルラ-オートマタ実現
Test and Diagnosis of VLSI. Cellular Automata Implementation of TPG Circuits for Built-In Two-Pattern Testing.
著者 (2件):
FURUYA K
(Chuo Univ., Tokyo, JPN)
,
NAKAMURA N
(Chuo Univ., Tokyo, JPN)
資料名:
IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻:
E81-D
号:
7
ページ:
675-681
発行年:
1998年07月
JST資料番号:
L1371A
ISSN:
0916-8532
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)