文献
J-GLOBAL ID:200902194118535147
整理番号:01A0172545
WSSA 高性能シミュレーテッドアニーリングとトランジスタ配置への応用
VLSI Design and CAD Algorithms. WSSA: A High Performance Simulated Annealing and Its Application to Transistor Placement.
著者 (4件):
SAIKA S
(Matsushita Electric Industrial Co. Ltd., Kyoto-fu, JPN)
,
FUKUI M
(Matsushita Electric Industrial Co. Ltd., Kyoto-fu, JPN)
,
TOYONAGA M
(Matsushita Electric Industrial Co. Ltd., Kyoto-fu, JPN)
,
AKINO T
(Kinki Univ., Wakayama, JPN)
資料名:
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻:
E83-A
号:
12
ページ:
2584-2591
発行年:
2000年12月25日
JST資料番号:
F0699C
ISSN:
0916-8508
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)