文献
J-GLOBAL ID:200902195446047326
整理番号:94A0250793
ディジタルCMOS適用特定集積回路の単一事象アップセット試験構造
Single Event Upset Test Structures for Digital CMOS Application Specific Integrated Circuits.
著者 (4件):
BAZE M P
(Boeing Defense and Space Group, Wa.)
,
BARTHOLET W G
(Boeing Defense and Space Group, Wa.)
,
BRAATZ J C
(Boeing Defense and Space Group, Wa.)
,
DAO T A
(Boeing Defense and Space Group, Wa.)
資料名:
IEEE Transactions on Nuclear Science
(IEEE Transactions on Nuclear Science)
巻:
40
号:
6 Pt 1
ページ:
1703-1708
発行年:
1993年12月
JST資料番号:
C0235A
ISSN:
0018-9499
CODEN:
IETNAE
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)