文献
J-GLOBAL ID:200902195813497716
整理番号:94A0146445
大規模並列集積回路およびシステムのアナログ試験手法 ニューラルネットワーク回路試験へのアプローチ
An analogue test technique for massively parallel integrated circuits and systems: an approach to neural networks circuits testing.
著者 (1件):
MADANI K
(Univ. Paris XII, Lieusaint)
資料名:
Annales des Telecommunications
(Annales des Telecommunications)
巻:
48
号:
11-12
ページ:
537-545
発行年:
1993年11月
JST資料番号:
A0416A
ISSN:
0003-4347
CODEN:
ANTEA
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
フランス (FRA)
言語:
英語 (EN)