文献
J-GLOBAL ID:200902196057446629
整理番号:93A0446246
波形緩和法のゲートレベル分割によるECL回路のシミュレーションへの適用
A Waveform Relaxation Method Applicable to the Simulation of ECL Circuits with Gate Level Partitioning.
著者 (2件):
BANDI V G
(Shizuoka Univ., Hamamatsu-shi, JPN)
,
ASAI H
(Shizuoka Univ., Hamamatsu-shi, JPN)
資料名:
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻:
E76-A
号:
4
ページ:
657-660
発行年:
1993年04月
JST資料番号:
F0699C
ISSN:
0916-8508
資料種別:
逐次刊行物 (A)
記事区分:
短報
発行国:
日本 (JPN)
言語:
英語 (EN)