文献
J-GLOBAL ID:200902201952769003
整理番号:07A0735197
積層マスクプロセスを用いるサブ55nmのエッチプロセス
Sub-55 nm Etch Process Using Stacked-Mask Process
著者 (7件):
SAKAI Itsuko
(Toshiba Corp. Semiconductor Co., Yokohama, JPN)
,
ABE Junko
(Toshiba Corp. Semiconductor Co., Yokohama, JPN)
,
HAYASHI Hisataka
(Toshiba Corp. Semiconductor Co., Yokohama, JPN)
,
TANIGUCHI Yasuyuki
(Toshiba Corp. Semiconductor Co., Yokohama, JPN)
,
KATO Hirokazu
(Toshiba Corp. Semiconductor Co., Yokohama, JPN)
,
ONISHI Yasunobu
(Toshiba Corp. Semiconductor Co., Yokohama, JPN)
,
OHIWA Tokuhisa
(Toshiba Corp. Semiconductor Co., Yokohama, JPN)
資料名:
Japanese Journal of Applied Physics. Part 1. Regular Papers, Short Notes & Review Papers
(Japanese Journal of Applied Physics. Part 1. Regular Papers, Short Notes & Review Papers)
巻:
46
号:
7A
ページ:
4286-4288
発行年:
2007年07月15日
JST資料番号:
G0520B
ISSN:
0021-4922
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)