文献
J-GLOBAL ID:200902202278036670
整理番号:08A0891737
非同期ビット直列アーキテクチャに基づくフィールドプログラマブルVLSIの評価
Evaluation of a Field-Programmable VLSI Based on an Asynchronous Bit-Serial Architecture
著者 (3件):
HARIYAMA Masanori
(Tohoku Univ., Sendai-shi, JPN)
,
ISHIHARA Shota
(Tohoku Univ., Sendai-shi, JPN)
,
KAMEYAMA Michitaka
(Tohoku Univ., Sendai-shi, JPN)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E91-C
号:
9
ページ:
1419-1426
発行年:
2008年09月01日
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)