文献
J-GLOBAL ID:200902204867399719
整理番号:06A0698323
Wallace乗算器の冗長設計
Redundant Design for Wallace Multiplier
著者 (2件):
NAMBA Kazuteru
(Chiba Univ., Chiba-shi, JPN)
,
ITO Hideo
(Chiba Univ., Chiba-shi, JPN)
資料名:
IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻:
E89-D
号:
9
ページ:
2512-2524
発行年:
2006年09月01日
JST資料番号:
L1371A
ISSN:
0916-8532
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)