文献
J-GLOBAL ID:200902208901250547
整理番号:05A0736342
32bitCPUを対象とした電力解析用評価環境の開発と実証実験
Development of power analysis evaluation platform for 32 bit processor
著者 (3件):
藤崎浩一
(東芝 研究開発セ)
,
清水秀夫
(東芝 研究開発セ)
,
新保淳
(東芝 研究開発セ)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
105
号:
192(SITE2005 7-40)
ページ:
75-82
発行年:
2005年07月14日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)