文献
J-GLOBAL ID:200902209805554434
整理番号:06A1032822
特定用途向けネットワークオンチップルータ設計のためのシステムレベル緩衝回路割当
System-Level Buffer Allocation for Application-Specific Networks-on-Chip Router Design
著者 (3件):
HU Jingcao
(Carnegie Mellon Univ., PA, USA)
,
OGRAS Umit Y.
(Carnegie Mellon Univ., PA, USA)
,
MARCULESCU Radu
(Carnegie Mellon Univ., PA, USA)
資料名:
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
(IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻:
25
号:
12
ページ:
2919-2933
発行年:
2006年12月
JST資料番号:
B0142C
ISSN:
0278-0070
CODEN:
ITCSDI
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)