文献
J-GLOBAL ID:200902216257744374
整理番号:07A0047393
90nm,低電力,マルチCPU・SoCに対する多数のパワー領域においてパワーツリーを持つ階層的電力配分
Hierarchical Power Distribution With Power Tree in Dozens of Power Domains for 90-nm Low-Power Multi-CPU SoCs
著者 (14件):
KANNO Yusuke
(Hitachi, Ltd., Tokyo, JPN)
,
MIZUNO Hiroyuki
(Hitachi, Ltd., Tokyo, JPN)
,
YASU Yoshihiko
(Renesas Technol. Corp., Tokyo, JPN)
,
HIROSE Kenji
(Renesas Technol. Corp., Tokyo, JPN)
,
SHIMAZAKI Yasuhisa
(Renesas Technol. Corp., Tokyo, JPN)
,
HOSHI Tadashi
(Renesas Technol. Corp., Tokyo, JPN)
,
MIYAIRI Yujiro
(Renesas Technol. Corp., Tokyo, JPN)
,
ISHII Toshifumi
(Hitachi, Ltd., Tokyo, JPN)
,
ISHII Toshifumi
(Renesas Technol. Corp., Tokyo, JPN)
,
YAMADA Tetsuya
(Hitachi, Ltd., Tokyo, JPN)
,
IRITA Takahiro
(Renesas Technol. Corp., Tokyo, JPN)
,
HATTORI Toshihiro
(Renesas Technol. Corp., Tokyo, JPN)
,
YANAGISAWA Kazumasa
(Renesas Technol. Corp., Tokyo, JPN)
,
IRIE Naohiko
(Hitachi, Ltd., Tokyo, JPN)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
42
号:
1
ページ:
74-83
発行年:
2007年01月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)