文献
J-GLOBAL ID:200902219086277852
整理番号:08A0360554
9つのCPUと2つのマトリックスプロセッサをもつコンフィギャラブルヘテロジニアスマルチコアSoCの設計およびインプリメンテーション
Design and Implementation of a Configurable Heterogeneous Multicore SoC With Nine CPUs and Two Matrix Processors
著者 (18件):
KONDO Hiroyuki
(Renesas Technol. Corp., Hyogo, JPN)
,
NAKAJIMA Masami
(Renesas Technol. Corp., Hyogo, JPN)
,
MASUI Norio
(Renesas Technol. Corp., Hyogo, JPN)
,
OTANI Sugako
(Renesas Technol. Corp., Hyogo, JPN)
,
OKUMURA Naoto
(Renesas Technol. Corp., Hyogo, JPN)
,
TAKATA Yukari
(Renesas Technol. Corp., Hyogo, JPN)
,
NASU Takashi
(Renesas Technol. Corp., Hyogo, JPN)
,
TAKATA Hirokazu
(Renesas Technol. Corp., Hyogo, JPN)
,
HIGUCHI Takashi
(Renesas Technol. Corp., Hyogo, JPN)
,
SAKUGAWA Mamoru
(Renesas Technol. Corp., Hyogo, JPN)
,
FUJIWARA Hayato
(Renesas Technol. Corp., Hyogo, JPN)
,
ISHIDA Kazuya
(Renesas Technol. Corp., Hyogo, JPN)
,
ISHIMI Koichi
(Renesas Technol. Corp., Hyogo, JPN)
,
KANEKO Satoshi
(Renesas Technol. Corp., Hyogo, JPN)
,
ITOH Teruyuki
(Renesas Technol. Corp., Hyogo, JPN)
,
SATO Masayuki
(Renesas Technol. Corp., Hyogo, JPN)
,
YAMAMOTO Osamu
(Renesas Technol. Corp., Hyogo, JPN)
,
ARIMOTO Kazutami
(Renesas Technol. Corp., Hyogo, JPN)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
43
号:
4
ページ:
892-901
発行年:
2008年04月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)