文献
J-GLOBAL ID:200902220247177223
整理番号:08A0682414
4×4MIMO-OFDM受信機に対する完全パイプラインMMSE検出器のVLSI実装
VLSI Implementation of a Complete Pipeline MMSE Detector for a 4×4 MIMO-OFDM Receiver
著者 (3件):
YOSHIZAWA Shingo
(Hokkaido Univ., Sapporo-shi, JPN)
,
YAMAUCHI Yasushi
(Hokkaido Univ., Sapporo-shi, JPN)
,
MIYANAGA Yoshikazu
(Hokkaido Univ., Sapporo-shi, JPN)
資料名:
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻:
E91-A
号:
7
ページ:
1757-1762
発行年:
2008年07月01日
JST資料番号:
F0699C
ISSN:
0916-8508
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)