文献
J-GLOBAL ID:200902221161765692
整理番号:07A0117658
ディープサブミクロン集積回路の試験品質を向上し,試験コストの増加を抑える方法
A Way of Enhancing Test Quality and Restraining the Increase of Test Cost for Deep Sub-micron Integrated Circuits
著者 (3件):
DU Jun
(Beijing Microelectronics Technol. Inst., Beijing, CHN)
,
ZHAO Yuanfu
(Beijing Microelectronics Technol. Inst., Beijing, CHN)
,
YU Lixin
(Beijing Microelectronics Technol. Inst., Beijing, CHN)
資料名:
2005 6th International Conference on ASIC Proceedings, Book 2
(2005 6th International Conference on ASIC Proceedings, Book 2)
ページ:
669-672
発行年:
2005年
JST資料番号:
K20060039
ISBN:
0-7803-9210-8
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)