文献
J-GLOBAL ID:200902222891629480
整理番号:04A0101153
論理セル組込みPLA(LCPLA):高面積効率2線アレイ論理アーキテクチャ
A Logic-Cell-Embedded PLA (LCPLA): An Area-Efficient Dual-Rail Array Logic Architecture
著者 (4件):
YAMAOKA H
(Univ. Tokyo, Tokyo, JPN)
,
YOSHIDA H
(Univ. Tokyo, Tokyo, JPN)
,
IKEDA M
(Univ. Tokyo, Tokyo, JPN)
,
ASADA K
(Univ. Tokyo, Tokyo, JPN)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E87-C
号:
2
ページ:
238-245
発行年:
2004年02月01日
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)