文献
J-GLOBAL ID:200902230419799910
整理番号:06A0716292
ラテラルソース/ドレイン接合制御により作成したサブ10nmプラナバルクCMOSデバイスの特性化とモデリング
Characteristics and Modeling of Sub-10-nm Planar Bulk CMOS Devices Fabricated by Lateral Source/Drain Junction Control
著者 (15件):
WAKABAYASHI Hitoshi
(NEC Corp., Sagamihara, JPN)
,
EZAKI Tatsuya
(NEC Corp.)
,
EZAKI Tatsuya
(Hiroshima Univ., Higashi-Hiroshima, JPN)
,
SAKAMOTO Toshitsugu
(NEC Corp., Sagamihara, JPN)
,
KAWAURA Hisao
(NEC Corp., Sagamihara, JPN)
,
IKARASHI Nobuyuki
(NEC Corp., Sagamihara, JPN)
,
IKEZAWA Nobuyuki
(NEC Electronics Corp., Kanagawa, JPN)
,
NARIHIRO Mitsuru
(NEC Corp., Sagamihara, JPN)
,
OCHIAI Yukinori
(Hiroshima Univ., Higashi-Hiroshima, JPN)
,
OCHIAI Yukinori
(Japan Sci. and Technol. Agency, Saitama, JPN)
,
IKEZAWA Takeo
(NEC Informatec Systems, Ltd., Tokyo, JPN)
,
TAKEUCHI Kiyoshi
(NEC Corp., Sagamihara, JPN)
,
YAMAMOTO Toyoji
(NEC Corp., Sagamihara, JPN)
,
HANE Masami
(NEC Corp., Sagamihara, JPN)
,
MOGAMI Tohru
(NEC Corp., Sagamihara, JPN)
資料名:
IEEE Transactions on Electron Devices
(IEEE Transactions on Electron Devices)
巻:
53
号:
9
ページ:
1961-1970
発行年:
2006年09月
JST資料番号:
C0222A
ISSN:
0018-9383
CODEN:
IETDAI
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)