文献
J-GLOBAL ID:200902235183083316
整理番号:09A0848983
NANDフラッシュメモリ積層のための2Gb/s 15pj/チップの電磁結合プログラマブルバス
A 2Gb/s 15pJ/h/chip Inductive-Coupling Programmable Bus for NAND Flash Memory Stacking
著者 (8件):
SUGIMORI Yasufumi
(Keio Univ., Yokohama, JPN)
,
KOHAMA Yoshinori
(Keio Univ., Yokohama, JPN)
,
SAITO Mitsuko
(Keio Univ., Yokohama, JPN)
,
YOSHIDA Yoichi
(Keio Univ., Yokohama, JPN)
,
MIURA Noriyuki
(Keio Univ., Yokohama, JPN)
,
ISHIKURO Hiroki
(Keio Univ., Yokohama, JPN)
,
SAKURAI Takayasu
(Univ. Tokyo, Tokyo, JPN)
,
KURODA Tadahiro
(Keio Univ., Yokohama, JPN)
資料名:
Digest of Technical Papers. IEEE International Solid-State Circuits Conference
(Digest of Technical Papers. IEEE International Solid-State Circuits Conference)
巻:
2009
ページ:
319-321
発行年:
2009年
JST資料番号:
D0753A
ISSN:
0193-6530
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)