文献
J-GLOBAL ID:200902238362071290
整理番号:08A0360550
サブピコ秒ジッタ性能を達成するためのセルフスクランブリング時間ディジタル変換器を強化する高度ディジタルMDLLベースのクロック逓倍器
A Highly Digital MDLL-Based Clock Multiplier That Leverages a Self-Scrambling Time-to-Digital Converter to Achieve Subpicosecond Jitter Performance
著者 (4件):
HELAL Belal M.
(Massachusetts Inst. Technol., MA, USA)
,
STRAAYER Matthew Z.
(Massachusetts Inst. Technol., MA, USA)
,
WEI Gu-Yeon
(Harvard Univ., MA, USA)
,
PERROTT Michael H.
(Massachusetts Inst. Technol., MA, USA)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
43
号:
4
ページ:
855-863
発行年:
2008年04月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)