文献
J-GLOBAL ID:200902238848747406
整理番号:08A0360555
54x AAC-LCステレオエンコーディングが可能なヘテロジニアスマルチコアアーキテクチャ
Heterogeneous Multi-Core Architecture That Enables 54x AAC-LC Stereo Encoding
著者 (16件):
SHIKANO Hiroaki
(Hitachi, Ltd., Tokyo, JPN)
,
SHIKANO Hiroaki
(Waseda Univ., Tokyo, JPN)
,
ITO Masaki
(Hitachi, Ltd., Tokyo, JPN)
,
ONOUCHI Masafumi
(Hitachi, Ltd., Tokyo, JPN)
,
TODAKA Takashi
(Hitachi, Ltd., Tokyo, JPN)
,
TSUNODA Takanobu
(Hitachi, Ltd., Tokyo, JPN)
,
KODAMA Tomoyuki
(Hitachi, Ltd., Tokyo, JPN)
,
UCHIYAMA Kunio
(Hitachi, Ltd., Tokyo, JPN)
,
ODAKA Toshihiko
(Hitachi, Ltd., Tokyo, JPN)
,
KAMEI Tatsuya
(Renesas Technol. Corp., Tokyo, JPN)
,
NAGAHAMA Ei
(Renesas Technol. Corp., Tokyo, JPN)
,
KUSAOKE Manabu
(Renesas Technol. Corp., Tokyo, JPN)
,
NITTA Yusuke
(Renesas Technol. Corp., Tokyo, JPN)
,
WADA Yasutaka
(Waseda Univ., Tokyo, JPN)
,
KIMURA Keiji
(Waseda Univ., Tokyo, JPN)
,
KASAHARA Hironori
(Waseda Univ., Tokyo, JPN)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
43
号:
4
ページ:
902-910
発行年:
2008年04月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)