文献
J-GLOBAL ID:200902241691597732
整理番号:04A0806674
単一電子多値ロジックと,それのラッチ・並列カウンタへの応用に対するシミュレーション方法論
A Simulation Methodology for Single-Electron Multiple-Valued Logics and Its Application to a Latched Parallel Counter
著者 (5件):
INOKAWA H
(NTT Corp., Atsugi-shi, JPN)
,
TAKAHASHI Y
(Hokkaido Univ., Sapporo-shi, JPN)
,
DEGAWA K
(Tohoku Univ., Sendai-shi, JPN)
,
AOKI T
(Tohoku Univ., Sendai-shi, JPN)
,
HIGUCHI T
(Tohoku Inst. of Technol., Sendai-shi, JPN)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E87-C
号:
11
ページ:
1818-1826
発行年:
2004年11月01日
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)