文献
J-GLOBAL ID:200902244006910368
整理番号:07A0208798
SFQ論理回路を用いた4-bビット・スライス・アダーの設計
Design and Implementation of the 4-b Bit-Slice Adder using SFQ Circuits
著者 (7件):
PARK Hee-joung
(横浜国大 大学院工学府)
,
山梨裕希
(横浜国大 大学院工学府)
,
吉川信行
(横浜国大 大学院工学府)
,
田中雅光
(名古屋大 大学院工学研究科)
,
藤巻朗
(名古屋大 大学院工学研究科)
,
寺井弘高
(情報通信研究機構)
,
萬伸一
(NEC 基礎・環境研)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
106
号:
503(SCE2006 30-37)
ページ:
13-18
発行年:
2007年01月19日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)