文献
J-GLOBAL ID:200902245286675217
整理番号:04A0067925
2.5~10Gb/s,2PAM/4PAMバックプレイン・トランシーバセルに対する等化とクロック回復
Equalization and Clock Recovery for a 2.5-10-Gb/s 2-PAM/4-PAM Backplane Transceiver Cell
著者 (9件):
ZERBE J L
(Rambus Inc., CA, USA)
,
WERNER C W
(Rambus Inc., CA, USA)
,
STOJANOVIC V
(Rambus Inc., CA, USA)
,
CHEN F
(Rambus Inc., CA, USA)
,
WEI J
(Rambus Inc., CA, USA)
,
TSANG G
(Rambus Inc., CA, USA)
,
KIM D
(Rambus Inc., CA, USA)
,
STONECYPHER W F
(Rambus Inc., CA, USA)
,
HOROWITZ M A
(Stanford Univ., CA, USA)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
38
号:
12
ページ:
2121-2130
発行年:
2003年12月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)