文献
J-GLOBAL ID:200902249327603728
整理番号:08A1150409
MIRA:多層オンチップ相互接続ルータのアーキテクチャ
MIRA: A Multi-Layered On-Chip Interconnect Router Architecture
著者 (7件):
PARK Dongkook
(Pennsylvania State Univ., PA, USA)
,
EACHEMPATI Soumya
(Pennsylvania State Univ., PA, USA)
,
DAS Reetuparna
(Pennsylvania State Univ., PA, USA)
,
MISHRA Asit K.
(Pennsylvania State Univ., PA, USA)
,
XIE Yuan
(Pennsylvania State Univ., PA, USA)
,
VIJAYKRISHNAN N.
(Pennsylvania State Univ., PA, USA)
,
DAS Chita R.
(Pennsylvania State Univ., PA, USA)
資料名:
Proceedings. Annual International Symposium on Computer Architecture
(Proceedings. Annual International Symposium on Computer Architecture)
巻:
35th
ページ:
251-261
発行年:
2008年
JST資料番号:
C0446B
ISSN:
1063-6897
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)