文献
J-GLOBAL ID:200902250377309462
整理番号:05A1024627
鉄道信号システムの連動装置の形式的検証向けモデル化と検証環境構築
Modeling Railway Interlocking Systems for Formal Verification and Development of a Formal Verification Environment
著者 (4件):
川村正
(三菱電機 人材開発セ)
,
藤井英明
(三菱電機 伊丹製作所)
,
土田勝紀
(三菱電機 伊丹製作所)
,
高橋和子
(関西学院大 理工)
資料名:
電子情報通信学会論文誌 D-1
(IEICE Transactions on Information and Systems, Pt.1 (Japanese Edition))
巻:
J88-D-1
号:
12
ページ:
1727-1739
発行年:
2005年12月01日
JST資料番号:
S0757B
ISSN:
0915-1915
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)