文献
J-GLOBAL ID:200902253559371170
整理番号:05A0154099
サブ45nmノードCMOSのためのNi完全シリサイドゲートにおけるドーパントのスキャニングによる仕事関数調整と関連効果
Work function tuning through dopant scanning and related effects in Ni fully silicided gate for sub-45nm nodes CMOS
著者 (9件):
AIME D
(STMicroelectronics, Crolles, FRA)
,
FROMENT B
(STMicroelectronics, Crolles, FRA)
,
CACHO F
(STMicroelectronics, Crolles, FRA)
,
CARRON V
(CEA-LETI, Grenoble, FRA)
,
FARJOT T
(CEA-LETI, Grenoble, FRA)
,
JULLIAN S
(Philips Semiconductor, Crolles, FRA)
,
LAVIRON C
(CEA-LETI, Grenoble, FRA)
,
MOLINS R
(Centre des Materiaux Pierre-Marie Fourt, Evry, FRA)
,
SOUIFI A
(INSA de Lyon, Villeurbanne, FRA)
資料名:
Technical Digest. International Electron Devices Meeting
(Technical Digest. International Electron Devices Meeting)
巻:
2004
ページ:
87-90
発行年:
2004年
JST資料番号:
C0829B
ISSN:
0163-1918
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)