文献
J-GLOBAL ID:200902254154238011
整理番号:07A0337833
差動対回路に基づいた54×54ビット乗算器の設計と評価
Design and Evaluation of a 54×54-bit Multiplier Based on Differential-Pair Circuitry
著者 (3件):
MOCHIZUKI Akira
(Tohoku Univ., Sendai-shi, JPN)
,
SHIRAHAMA Hirokatsu
(Tohoku Univ., Sendai-shi, JPN)
,
HANYU Takahiro
(Tohoku Univ., Sendai-shi, JPN)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E90-C
号:
4
ページ:
683-691
発行年:
2007年04月01日
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)